컴퓨터구조 레포트 - 순서논리회로에서 사용되는 S-R, JK, T, D 플립플롭 회로의 종류와 특징을 설명하고, 각

I. 서론

조합논리회로를 처음 배울 때는 현재 입력만 알면 출력이 정해졌다. 그런데 카운터나 레지스터를 그리기 시작하자 같은 입력인데도 직전 상태에 따라 출력이 달라졌다. 회로가 과거를 기억하는 셈이었다. 순서논리회로에서 플립플롭은 그 기억을 담당하는 기본 소자이며 보통 1비트의 상태를 저장한다. S-R, JK, T, D 플립플롭은 모두 현재 상태 Q와 입력, 클록 조건에 따라 다음 상태 Q(n+1)를 결정하지만 입력의 의미와 허용되는 조합이 다르다. 네 회로의 특징을 이해하려면 이름을 외우기보다 어떤 입력에서 유지되고, 0 또는 1로 바뀌며, 반전되는지를 진리표의 관계와 함께 읽어야 한다.

II. 본론

1) 한 비트를 기억하는 순서논리회로와 S-R 플립플롭

플립플롭은 두 개의 안정된 상태를 가지며 Q가 0 또는 1 가운데 하나를 기억한다. 조합논리의 출력이 현재 입력의 함수라면 순서논리의 출력은 현재 입력과 저장된 상태의 함수다. 실제 동기식 회로에서는 클록의 특정 순간에 입력을 받아 다음 상태로 바꾸는 형태가 널리 쓰인다. 같은 계열의 회로라도 레벨에 반응하는 래치와 클록 에지에 반응하는 플립플롭을 구분해야 한다. 교재에 따라 S-R 래치의 기본 구조를 설명한 뒤 클록이 붙은 S-R 플립플롭으로 확장하기도 한다. 핵심은 저장 기능과 상태 전이가 어디에서 일어나는지다.

S-R 플립플롭의 S는 set, R은 reset을 뜻한다. S 입력은 Q를 1로 만들고 R 입력은 Q를 0으로 만든다. 기본적인 활성 High형 S-R 동작을 다음 상태로 적으면 네 입력 조합이 나온다. S=0, R=0일 때 Q(n+1)=Q(n)으로 현재 상태를 유지한다. S=0, R=1이면 Q(n+1)=0이 되어 reset된다. S=1, R=0이면 Q(n+1)=1이 되어 set된다. S=1, R=1은 정상적인 저장 상태로 사용하지 않는 금지 또는 불확정 조합이다. 이것이 S-R 플립플롭의 진리표를 문장으로 옮긴 내용이다.

왜 S=R=1이 문제가 되는지는 회로 구조를 보면 더 잘 이해된다. NOR 게이트로 만든 활성 High형 S-R 래치에서는 두 입력을 동시에 1로 두면 Q와 보수 출력이 정상적인 상보 관계를 잃을 수 있다. 그 뒤 두 입력이 동시에 0으로 돌아갈 때 어느 쪽 상태가 먼저 잡히는지 회로 지연에 영향을 받을 수 있다. 순서회로는 저장 상태를 명확히 예측해야 하므로 이런 입력 조합을 피한다. NAND 게이트로 만든 활성 Low형 S-R 래치는 입력 논리가 반대로 표현되기 때문에 금지 조건도 달라진다. 따라서 진리표를 볼 때는 입력이 High 활성인지 Low 활성인지 표시를 확인해야 한다.

S-R 구조의 장점은 set과 reset이라는 기능이 직관적이라는 점이다. 전원을 켠 뒤 특정 상태로 초기화하거나 비동기 preset과 clear 개념을 이해할 때도 연결하기 쉽다. 반면 금지 입력이 존재하므로 두 제어 신호가 동시에 활성화되지 않도록 외부 논리를 설계해야 한다. 복잡한 순서회로에서는 이 제약이 불편할 수 있다. JK 플립플롭은 바로 그 금지 상태를 다른 유용한 동작으로 바꾸어 S-R의 약점을 줄인 구조다.